인텔의 역공, 2025년 1.8나노 공정 도입…TSMC·삼성전자 겨냥

[아이뉴스24 민혜정 기자] 반도체 위탁생산(파운드리) 재진출을 선언한 인텔이 2025년 1.8나노미터(nm, 10억분의1m) 공정 등 5개년 차세대 공정 로드맵을 공개했다. 1.8나노보다 앞서 2024년 도입할 2나노 공정의 고객사로 퀄컴이 합류한다는 계획도 밝혔다.

이는 파운드리 1·2위인 TSMC, 삼성전자가 3나노 미만 공정 계획을 밝히지 않은 상황에서 기술 선도 이미지를 적립하기 위한 전략으로 풀이된다. 이를테면 내년 TSMC와 삼성전자는 3나노 공정을, 인텔은 7나노 공정을 목표로 하고 있지만 2025년까지는 이를 추격하거나 뒤집을 수 있다는 셈이다.

인텔은 27일 온라인 기자간담회를 열고 공정 및 패키징 혁신 로드맵 공개을 선보였다.

로드맵의 골자는 2024년 2나노 공정, 2025년 1.8나노 공정을 목표로 기술을 개발 중이라는 것이다. 또 인텔은 실제 선폭과 괴리가 있다며 나노미터를 공정명에서 없애기로 했다.

이에따라 인텔은 향후 nm 대신 '인텔7' '인텔4', '인텔3', '인텔 20A', '인텔 18A' 같은 자사만의 숫자를 써서 공정 기술의 개선을 알릴 계획이다. 인텔7은 현재 인텔이 양산 중인 10나노 슈퍼핀 공정의 업그레이드버전, 인텔4는 과거 인텔의 7나노로 불렸던 공정이다.

인텔은 내년 하반기 생산에 들어갈 7나노 수준의 공정 '인텔4'부터 극자외선(EUV) 노광장비를 도입하기로 했다. 삼성전자, SK하이닉스 등 반도체 업체들이 도입한 EUV는 기존 공정에 적용 중인 불화아르곤 광원보다 파장이 훨씬 짧기 때문에 더 미세하게 패턴을 새길 수 있다.

인텔은 2025년까지 1.8나노 시대를 열겠다는 포부도 밝혔다. 2나노 수준의 20A 공정을 2024년, 1.8나노 수준의 18A를 2025년 시작하는 게 목표다. 20A 공정엔 고객사로 퀄컴이 합류한다.

20A 공정부터는 삼성전자가 3나노부터 적용하는 GAA(게이트올어라운드)기술과 유사한 리본펫(RibbonFET)이 도입된다. GAA는 칩에서 좀 더 세밀하게 전류를 조정할 수 있게해 높은 전력효율을 얻을 수 있도록 한 것이다.

팻 겔싱어 CEO는 "오늘 공개된 로드맵은 인텔의 혁신 뿐만 아니라 파운드리 고객에게도 매우 중요한 역할을 할 것”이라며 "인텔 파운드리에 대한 관심이 높아져 기쁘다"고 말했다.

일각에선 인텔이 4년내에 1.8나노 수준의 공정까지 성공한다는 건 무리라는 우려도 나온다. 이와 관련해 인텔 관계자는 "기술 검증을 한 후 로드맵을 공개한 것"이라며 "18A 공정은 개발이 이미 들어갔다"고 강조했다.

인텔은 패키징(후공정) 기술에도 박차를 가할 계획이다. 패키징은 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 인텔은 '포베로스 옴니', '포베로스 다이렉트'라고 명명한 패키징 기술을 2023년 이후 양산에 적용할 것이라고 발표했다. 포베로스 기술은 웨이퍼에서 칩을 자르지 않은 상태에서 건물을 짓듯 위로 칩들을 수직으로 연결하는 것이다.

겔싱어 CEO는 "첨단 패키징 분야에서의 리더십을 바탕으로, 2025년까지 공정 성능 리더십으로 가는 확실한 길을 모색하기 위해 혁신 로드맵을 가속화하고 있다"며 "인텔은 트랜지스터에서 시스템 레벨까지 기술 진보를 제공하기 위해 비교 불가한 혁신들을 활용하고 있다"고 강조했다.